3-03/22-5Y

MANUFACTURE OF SEMICONDUCTOR DEVICE

Patent Number:

JP55078540

Publication date:

1980-06-13

Inventor(s):

HIROBE YOSHIMICHI

Applicant(s):

HITACHI LTD

Requested Patent:

□ JP55078540

.

Application Number: JP19780151039 19781208

Priority Number(s):

IPC Classification:

H01L21/76; H01L21/94

EC Classification:

Equivalents:

Abstract

PURPOSE:To improve a pattern dimensional accuracy of an oxidized film and also to improve flatness by a method wherein plural slender grooves are formed adjacently on a semiconductor substrate with substrate zones between grooves converted to oxidized films and the oxidized films buried in the grooves.

CONSTITUTION:A mask 10 is provided on a silicon substrate 15, isolation domains of various widths 12, 13, 14 are formed through etching, and a groove 16 and a silicon remanet 20 are formed. Next, the mask 10 is removed, the groove 16 is covered thoroughly with an oxidized film 17, and the silicon remanet 20 is also converted thoroughly to an oxidized film. The isolation domain 14 with large width is formed with plural grooves. In the case of bipolar IC, the width of the groove 16 and that of the silicon remanet must be about 1.1 times or below and 0.9 times or below respectively of the thickness of a desired oxidized film 17'. A flatness of the surface after formation of the oxidized film is improved thereby, and not only a disconnection of the electrode wiring hardly occurs but also a dimensional accuracy at the time of mask pattern transfer after formation of the oxidized film is improved.

Data supplied from the esp@cenet database - I2

THIS PAGE BLANK (USPTO)

(B) 日本国特許庁 (JP)

①特許出願公開

砂公開特許公報(A)

昭55-78540

©lat. Cl.³ H 01 L 21/76 21/94 識別記号

庁内整理番号 6426—5 F 7739—5 F

❸公開 昭和55年(1980)6月13日

発明の数 2 審査請求 未請求

(全 5 頁)

分半導体装置の製造方法

顧 昭53-151039

❷出 顧 昭53(1978)12月8日

邻特

②発 明

者 広部驀道

小平市上水本町1450番地株式会

社日立製作所武蔵工場內

⑪出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

砂代 理 人 弁理士 薄田利幸

発明の名称 半導体被骨の製造方式 特許調水の範囲

- 1. 半導体基板の一主脳の所定値所に複数の機構 を互いに隣接して形成し、上配機関に位置する 上記基板を少たくとも上配端の最さまで会で機 化すると共に上配機内部を放散化物で組めると とを特徴とする半導体装置の製造方法。
- 2. 上記録の値と時間に位置する基質の低とが約 1.1:0.9 になるように上記録を形成すると とを特徴とする特許請求の範囲は1項記載の手 場体製品の製造方法。
- 3. 上記半導体基項の一主面はエビタキシャル欄から成り、上記機は放エビタキシャル機の呼び以上のほごを有するように形成されることを特徴とする特許領求の適遇事1項記載の半導体執金の異点方法。
- 4. (4) 半導体蓄板を用意する工器、
 - (b) 上記基板の一主流に島最美を形成する工 点。

(1)

- (4) 上記卷章裝を選択的に除去する工程、・
- (4) 上記島機器をマスクとして上記着板の一 主面に住住、同一の長さ。幅、長さを有す る複数の組織を互いに並行して形成する工 あ。
- (e) 上記者被を使化して上配収表の時間に位 値する各域を使化すると共に、上記等内感 を放硬化域によって埋める工程。

とから成ることを特徴とする単導体技術の製造 方法。

義明の詳細な説明

本発明は、半多体事例回路にかける単化器による東子協分解(アイソレーション)法に属するものであり、408系レミエ及びパイポーラ系LEI 両方に有用であり、特に厚い悪化原を必要とするパイポーラ系しるIのアイソレーション形成法として有効である。

使来しられているアイソレーション出として代 実的な方候に、アイソプレーテ法と呼ばれる方位 がある。アイソプレーテ法は、第1回(6)~(6)に示

(2)

-175-

(3)

さらに本発男の他の目的は、その上に形成される金属配機の寄生部量を小さくてき表面の平坦星が遅れ、かつパターン寸散帯度の高い低いアイソレーション用機化模の形成法を提供することにある。

さられ、本発明の他の目的は、従来よりも短い 時間で厚い酸化質を得るととである。

上記の目的を達成するために本発明は、半線体 書板の一主面の所定当所に複数の網典を互いに確 祭して形成し、放進板を厳化するととによって上 記録時に位置する上記書板を少なくとも上記事の 思さまで競化属に変換するとともに、上記簿内部 を敵化値で極めるととを得なとするものである。

第8例(4)~(4)は、本名男を用いて映化膜アイソレーション構造を形成する工程の一実能例を示したものである。まず何面似に示すように、緩楽的なホトリングラフイ技術を用いて、シリコン蓄板よッテングのためのマスタ材10のパターンを形成する。上記マスタ材10は、シリコン落板15の徹底を傷のアイソレーシ

特別部5-78540亿 くなる。 特えば第8日(4)に示したようにシサコン エプテンダ型され = 0.8 pm で酸化製4 当 1.5 Pm としたとき、カン2 pm、c ~ 1 pmともり、

亜維オアイソレーション構成の形成及び平坦な影響構造は得難い。

又、より高波を素子を得ようとする場合アイソ レーション用機化接上に形成する金属配線の容量 を小さくするために上配験化模よりももつと厚い 酸化質を形成しなければならない。しかし上配役 来校者ではせいぜい 2 ~ 3 # 固定の質単の酸化度 しか形成できず、かつ上配したように滞の値のシ フトを及び酸化酸階級の突組の高さが大きくなつ てしまい素子形成上大きなデメリットとなつている。

さられ、従来技術では、微化質形成時の微化時 間が抑制に長いという欠点もある。

本発明の目的は、アイソレーション用数化模表質の平坦度が優れかつ上記数化模形成時のペメーン 中法特表の高いアイソレーション用数化製の形成法を提供するととだるる。

(4)

ヨン観味12、中程度の幅のアイソレーション領域は3及び大きな幅のアイソレーション領域14か形成をれる部分上にすべて1個又は互いに構築した複数値の常等11を有して形成される。次に第3個のMに示すように上記マスタ材10を用いて構造の保さまでシリコン基板15をエファングして複数の第16及び第16間に位置するシリコンを構20〕を形成する。

少りコン基製のエフテングには、ファ気又は塩 集を含むプラズマを用いてナイドエツテングの少 たい萬程度のエッテングが可能である。エッチン グの場のマスクは10としては、電光性者取 , シ りコン酸化酸、あるいはシリコン壁化度を用いる ととができる。そして33個(6)に示すように上記 マメタは10を販去する。そして、第3個(4)に示 すように、書板 ISを動機化し、シリコンエッチ ング後の両16及びこの増16間に位成するシリコン 部板(シリコン煌部20)をシリコン酸化度 17で埋めつくす。第3個(4)にないて、食椒を画 のアイソレーション板は12は、それぞれ1つの

-176-

専により1つのアイソレーション領域を形成し、中保政の毎のアイソレーション領域13は2つの 達で1つのアイソレーション用級化展領域を形成 し、大きな毎のアイソレーション領域24は複数 の等で1つのアイソレーション領域を形成する。 第3回40で示した硬化膜17はシリコン参加 表紹から均一に映会し、領域18のシリコン委面 を含出して用いることも可能である。

更化、上記第3番の13の個分化ついて、との部分の拡大的面面第4個を基化準線化級男子る。
同個化やいて、アイソレーション領域13の痛らが6.2mmの場合、シリコン基板エフテング後の第16の領域とシリコン投降20の低きの寸法を各々2.2mmと1.8 xmとするととにより兼化製体17 の単さずが2.0 mm、アイソレーション領域の酸化銭17の単さが約7 mmの厚い機化製で理が込まれたアイソレーション領域を形成するととができる。とのときの酸化銭領域の低呼扱しは8 mmである。使つて酸化後(加工長)のアイソレーション領域のパメーン寸供シフト量

それゆえ、おも図に示すように、エフテング後の 申16を完全に優化値17で組め、かつ上記牌 16間に位置するシリコン基板であるシリコン鉄 配20も完全に限化値に変換するためには、専 16の値寸法も及びシリコン機能の幅寸法。は、 各々所質量化度17¹の競車1の約1.1倍以下及 び0.9倍以下でなければならない。また本局別に よれば、高値度にエフテングされたシリコン場象 よちの数個雑16が、同じくエフテングによりが 成されたシリコン場部20の酸化時の主として何 方向への体質影響により完全に種められるので、 緩いエフテング処理を施とせば短時間で容易に単 い酸化質ブイソレーションを形成することができ

上配本発明の実施例にかいては、糖化塩厚でディメーンサ扱シフト酸は 0-9 m、酸化族表面の爽 回の高さ1 m以下であり、従来よりも非常に厚い 酸化酸と成り、かつ上配従来技術の場合(酸化鎮 厚 1.5 m) よりもパメーンサ法シフト量及び酸化 減失面の央回の高さとも小さな値となる。

副の四部の寸法を仕1 ドロ以下である。

上記書3回4)~(1) に示した本気明の一実施機にかいて、第5回1)~(4) に示すようにマスタ対10をマスタとしてシリコン基製15をエフテングしたあと、上記マスタ対10を除去せず第5回10のようにシリコン基値15上に残したままでシリコン基板15を硬化して、減5回(4)に示すように吸・化調17を形成しても良い。この場合上記マスタ材10位第3回の説明で述べたように、感光性對配應・シリコン最化膜・シリコン強化膜等を用いることができる。

次に第7回に本発界の方法によりパイポーラ 10を調達した場合を示す。間内中17が厚い式 化幅である。

本発明にかいては、点生収録化額形成時の体験 事後現象を基本としている。 ナなわら、単化値は、 その選擇の約45%のシリコンから形成される。

又、限化模上に形成する金属配線の容量は、金 機配線自体の容量と上記載化模自体の容量とが或 例に接続されたものとなるため本勢所の実施例の ように7ヶと非常に厚い酸化模を形成すれば、金 層配側の容量が非常に小さくをあってれに関し等 6 図に従来技術と本発明の場合との概略図を示す。 同図化かいて何は従来技術を、例は本発明を示す。

(a) K 少
$$f$$
 る 記 般 f を g は 、 G g = $\frac{G_1 + G_2}{G_1 + G_2}$

できり例における配義容量で、' は、 c , ' = o , ・ c , o , + c ,

さられ、上記本先明の安施例(叙化感序7 m) では約16~17号前の酸化母間を要するが、本 発明と何じ時間で従来技術化より酸化観を形成した場合はせいせい2~3 m 程度の展厚しか形成で

も輝いため、上記式よりCょ>C。 とえる。

た場合はせいぜい 2~3 m 程度の展序しか形成で をず、本先男の実施例と同じ母さの硬化酸を従来 技術により形成しようとすれば昨常代長い時間を

20

楽してしまう。


次に本発明による効果を以下に列挙する。

- (1) 厚い酸化酸を形成することができるので、表 子特性の許弱度が大きくなり特に高速を必要と する最子に有効である。具体的には、高いパイ アス電源を用いてもテヤキリング(寄生テヤン ネル)が発生し難い。また配銀ラインの穿生容 量が小さくなる。
- (2) 模方向の寸法加工等度が高いため、機能化・ 再集務化加可能である。
- (3) 酸化臭形成長の表面の平坦度がよく、電便配 標の断線が発生し遅いのみならず、酸化製形成 後のマスタバターン配写時の寸法特度が向上する。

図面の簡単な説明

第1回(N)~(r)社役来のアイソブレーナ法による アイソレーション構成形成時にかけるウェーハ新 面回、第2回(n)・(N)は、従来のアイソブレーナ機 企の拡大所面回、第3回(N)~(A)は本角明の一実施 例によるアイソレーション構造形成工程のウェハ 03

第 1 图




特別電気-78540(4) 一所面包、系4 当は本発明の実施例の説明をする ための新面包、第5 図 四~付け本発明の他の実施 例によるアイソレーション無仓形成工程のウェハ 一販面図、第6 図 回・(内は使来技能と本発明とに かける会民配銀の容量を示す新面図、第7 四 は本 発明をパイポーラ1 C に 道用した場合の新面図で


1 · I S ··· シリコン基板、2 · .3 · 10 ··· マスク村、5 · 11 ··· 家部、8 · 16 ··· 構、20 ··· シリコン仮部、7 · 17 · 17 · ··· 教化模、12 · 13 · 14 ··· アイソレーション領域、26 ··· 金局配線。

代類人 弁理十 建 田 40 40

1

第 2 図





THIS PAGE BLANK (USPTO)